1、负责基于mentor工具DFT实现 : scan chain插入， OCC 插入，EDT IP的生成 ， ATPG测试向量的生成，pre和post仿真 ；

2、负责基于mentor工具的MBIST 实现； 

3、芯片在ATE测试台上的调试；

4、负责 DFT 架构确定，包括时钟，复位，各个 tile 的 scan channel 划分；

5、负责 tile 和 top 级的 dft 网表交付，包括 mbist 的插入和仿真验证；bscan 的插入；scan chain 的 插入 ；test point 的插入；atpg 向量的生成和仿真验证；模拟 IP 的 scan chain 集成；scan sdc；

6、撰写DFT设计方面的发明专利；相关文档撰写；

7、客户项目其它事务处理；

1、电子、通信、计算机相关专业学士及以上学历；

2、根据项目spec，完成DFT、MBIST、JTAG、综合、Formal等工作； 

3、制定DFT策略，协助开发人员提高DFT测试覆盖率；

4、将综合、Formal检查、DFT工作过程中的问题反馈给IP开发及SoC集成人员，协助优化完；

5、善IP及SoC；

6、测试向量调试经验；

7、英文良好；

1、通信物理层芯片，交换机芯片开发；

2、RTL代码的设计/开发/维护；

3、建立test bench测试环境；

4、撰写绘制设计架构图及其技术规格书；

5、与验证工程师或软件工程师合作开发验证方案, FPGA进行验证；

1、电子、通信、计算机相关专业硕士及以上学历；

2、Verilog RTL coding及验证技巧；

3、FPGA验证经验；

4、对ASIC前端设计流程有一定了解；

5、熟悉通信物理层算法或以太网协议者优先；

6、英文良好；

1、搭建验证平台，编写验证自动化脚本，加速验证过程和提升验证的自动化；

2、制定芯片的验证计划并且监督和执行计划，参与芯片系统级验证, 模块级验证和后仿真；

3、负责解决芯片验证过程中的工具和环境问题；

1、精通Linux/Unix环境，熟练掌握Perl/Python，C/C++和 Unix Shell脚本语言；

2、精通Verilog和System Verilog语言；熟练使用VCS, Verdi等主流EDA仿真工具；

3、精通芯片验证流程和UVM验证方法学，可以使用UVM+SystemVerilog搭建验证平台；

4、有较强的技术文档撰写能力；

5、3年或者3年以上设计或者验证工程师经验，有过至少1个ASIC/SOC项目的流片经验；

6、具备以下技能者优先考虑：对以太网物理层协议，serdes物理层协议熟悉者优先；

1、负责SOC芯片的前端设计工作，包括IP评估选型，IP集成，总线设计，时钟规划等；

2、支持验证团队，完成验证计划，定位并且解决发现的设计问题；

3、参与FPGA平台的验证，测试，协助完成系统的软硬件联调；

1、计算机/电子/通信相关专业，本科五年，硕士三年工作经验及以上；

2、熟练使用Verilog进行逻辑设计开发，熟悉数字电路的调试技巧，了解SOC芯片设计开发的流程，掌握VCS，Spyglass，DC等相关设计工具的使用；

3、熟悉计算机体系架构，了解ARM.RISC-V系统架构经验优先；

4、熟悉AMBA总线，有NOC/NIC相关开发集成经验优先；

5、熟悉DDR/Nor Flash/NandFlash等存储器件，有相关开发集成经验优先；

6、熟悉Ethernet/PCIe/USB/SPI/UART/IIC等接口协议，有相关开发集成经验优先；

7、有FPGA平台搭建，调试经验优先；